A8: Caché multinivel y diseño de procesadores actuales.
11/13/2019 10:47:00 a.m.Cachés multinivel.
Es posible que la diferencia entre la velocidad del procesador y la memoria sea tan grande que un solo nivel de caché no obtenga el rendimiento adecuado. Por este motivo los procesadores actuales emplean habitualmente cachés multinivel. Es decir, la caché se compone ahora de su propia jerarquía en la que se explotan los principios de localidad espacial y temporal con el objetivo de lograr en conjunto una caché más rápida y de mayor capacidad.
Habitualmente las cachés multinivel constan de dos o tres niveles.
El primero de ellos, conocido como caché L1 funciona a la velocidad del procesador. El objetivo de este nivel es minimizar el tiempo de acierto y por tanto poder aumentar la velocidad de reloj del procesador. Este nivel de caché en ocasiones es dividido, es decir se compone de dos cachés independientes, una para datos y otra para instrucciones.
La caché L2 tiene una capacidad mayor, con el objetivo de absorber los fallos producidos en L1 y minimizar la tasa de fallos. De esta forma tendrán que realizarse menos accesos a memoria principal.
Elementos de diseño de memoria caché.
Tamaño caché
i3 8350k
| Caché L1 | 64 KB por núcleo |
|---|---|
| Caché L2 | 256 KB por núcleo |
| Cache L3 | 8192 KB |
i5 8400
| Caché L1 | 64 KB por núcleo |
|---|---|
| Caché L2 | 256 KB por núcleo |
| Cache L3 | 9216 KB |
i7 8700
| Caché L1 | 64 KB por núcleo |
|---|---|
| Caché L2 | 256 KB por núcleo |
| Cache L3 | 12288 KB |
Https://repositorio.unican.es/xmlui/bitstream/handle/10902/15653/Pedraja%20Crespo%20Agustin.pdf?sequence=1&isAllowed=y
0 comentarios